Flip Chip封装用什么底部填充胶？CUF/MUF选型要点与常见坑
来源：电子材料选型平台（材料选型常识库 × 行业应用观察）
更新日期：2026-10-24
内容准则：本文基于《电子材料选型常识库》及公开信源整理，参数与选型结论可溯源
---
半导体 芯片级底部填充胶 CUF MUF NCF Flip Chip封装 10-50μm间隙 CTE匹配 空洞 Cl⁻纯度
本文回答的是Flip Chip封装中芯片级底部填充胶（Underfill）的选型问题，核心结论是"先过三条红线，再定工艺路线"——三条红线（空洞率、CTE匹配度、Cl⁻纯度）是筛选门槛，过了红线再按封装类型、量产规模和间隙尺寸，在CUF、MUF、NCF之间做工艺路线选择。
为什么Flip Chip封装必须认真对待Underfill选型？因为芯片倒装在基板上后，凸点（bump）与基板之间的间隙仅有10-50μm——相当于人类头发直径的一半。在这个极窄空间里，Underfill既要靠毛细力完全填充、保护焊点，又要承受硅芯片（CTE约3 ppm/°C）与有机基板（CTE约14-17 ppm/°C）之间近5倍的热膨胀差异。没有Underfill，热循环应力会全部集中在凸点上，导致疲劳断裂。研究表明，正确的Underfill方案可将热疲劳寿命提升10倍以上[2]。
---
一、CUF、MUF、NCF是什么？一句话定位
CUF（毛细流动Underfill）：芯片贴装回流后，从芯片边缘点胶，靠毛细力流入10-50μm间隙并固化。是传统Flip Chip封装的主流方案，有数十年可靠性数据支撑[5]。
MUF（模塑Underfill）：与环氧塑封料（EMC）一体模塑成型，填充与封装一步完成。先进封装（如HBM堆叠、2.5D/3D集成）的主流选择，SK海力士从HBM2E到HBM4均沿用MR-MUF工艺[1][3]。
NCF（非导电膜）：膜状材料，在芯片键合前贴装，键合同时完成填充与固化。适用于晶圆级封装和超细间距Chiplet，省去底部填充步骤，但成本较高[5]。
---
二、选型红线一：空洞率——CUF最频繁的缺陷
空洞是CUF工艺中最关键的可靠性问题。 空洞不仅是填充不完全的表现，更是开裂和分层的起始点——温度循环下，空洞边缘的应力集中会加速界面分层，最终导致凸点断裂失效[2]。
空洞有三大根因：助焊剂残留、基板吸湿、以及点胶工艺本身造成的流动前端困气[2][5]。
控制空洞的四个要点：
低粘度优先：CUF的粘度范围通常在500-5000 cP（25°C）之间，粘度越低，毛细流动越充分。但某些高模量产品（如汉高UF 8830S，粘度22,120 cP）通过基板预热（如100°C）可显著降低有效粘度，实现窄间隙填充[4]。
点胶路径优化：沿芯片边缘采用L型或U型点胶，避免流动前端困气。
阶梯固化：先100°C预凝胶，再150°C完全固化，避免温度骤升产生气泡。
SAT不可跳过：超声波扫描显微镜（C-SAM）是验证填充完整性的必要手段。
---
三、选型红线二：CTE匹配度——Tg高≠CTE低
Underfill的核心使命就是解决CTE失配。 硅芯片CTE约3 ppm/°C，有机基板CTE约14-17 ppm/°C，两者之间没有Underfill缓冲时，热应力会直接撕裂焊点。
芯片级Underfill的CTE目标范围是20-40 ppm/°C（Tg以下），通过高比例二氧化硅填料（60-75 wt%）实现低膨胀[6]。以汉高LOCTITE ECCOBOND UF 8830S为例，其CTE Below Tg为25 ppm/°C，Tg为118°C，拉伸模量11,500 MPa，能在保护凸点的同时有效分散应力[4]。
常见误区：只看Tg不看CTE。 玻璃化转变温度（Tg）高不代表CTE低——有些材料Tg超过150°C，但CTE仍在40 ppm/°C以上。选型时必须同时核对CTE（Tg以下）和Tg两个参数。
---
四、选型红线三：Cl⁻纯度——高可靠场景≤5ppm
Cl⁻≤5 ppm是芯片级Underfill在高可靠、细间距场景的典型要求。 离子纯度不足的Underfill在高温高湿环境下会发生离子迁移，导致漏电甚至器件失效[6]。
验证方法不是看厂商标称，而是做离子色谱（IC）实测。需要注意的是，不同应用场景对离子纯度要求不同——例如Flip Chip on flex等相对宽松的场景，Cl⁻ 20 ppm也可接受（如汉高FP4531，Cl⁻ 20 ppm，适用于flex应用）[4]。
---
五、过了红线，怎么定工艺路线？
传统Flip Chip（CPU/GPU单芯片）+ 中等规模 → 选CUF。 CUF有最佳的热循环性能和数十年的可靠性数据积累，工艺成熟可控[5]。
HBM/2.5D/3D先进封装 + 大批量 → 选MUF。 MUF与塑封一体成型，省去单独点胶固化步骤，量产效率高。SK海力士在HBM2E/HBM3/HBM3E/HBM4全系列中均采用MR-MUF工艺，HBM2E相较HBM2散热提升36%，Advanced MR-MUF新材料散热性能提升至旧材料的1.6倍[3]。
晶圆级封装/超细间距Chiplet → 选NCF。 NCF省去底部填充步骤，适合bump pitch<100μm、芯片厚度<100μm的场景[5]。
不需要芯片级Underfill的封装： WLCSP（晶圆级芯片尺寸封装，无die-to-substrate间隙）和Wire Bond封装（QFP/QFN等，无Flip Chip凸点）均不需要芯片级Underfill。如需对WLCSP的板级焊球加固，应选6.2板级Underfill，而非芯片级产品[6]。
---
六、参数对比表
参数 | CUF（毛细流动） | MUF（模塑） | NCF（非导电膜） | |
|---|---|---|---|---|
适用间隙 | 10-50 μm | 10-50 μm（与塑封一体） | <100 μm芯片 | |
粘度（25°C） | 500-5000 cP | 与EMC一体 | 膜状，无流动性要求 | |
CTE（Tg以下） | 20-40 ppm/°C | 20-40 ppm/°C | 较高（无填料型） | |
Tg | 100-180°C | 100-180°C | 视配方而定 | |
Cl⁻（高可靠场景） | ≤5 ppm | ≤5 ppm | ≤5 ppm | |
工艺流程 | 贴装→回流→点胶→固化 | 贴装→回流→模塑一体 | 贴膜→键合同时固化 | |
量产效率 | 中 | 高 | 高 | |
热循环性能 | 最佳（数十年数据） | 优 | 较低 | |
返修性 | 不可返修 | 不可返修 | 不可返修 | |
典型应用 | 传统Flip Chip、CPU/GPU | HBM堆叠、先进封装 | 晶圆级、Chiplet | |
成本 | 中 | 中高 | 高 |
综合以上参数，Flip Chip封装选Underfill的核心权衡是：封装复杂度决定工艺路线，红线参数决定能否入围。 传统单芯片Flip Chip选CUF，HBM/先进封装选MUF，晶圆级/超细间距选NCF；无论选哪种，CTE 20-40 ppm/°C、低空洞率、Cl⁻达标都是不可妥协的硬性要求。
---
七、工艺执行中的五个注意点
1. 储存与回温：2-8°C冷藏，使用前必须回温至室温，避免水汽凝结导致空洞[6]。
2. 点胶路径：L型或U型点胶，确保毛细流动均匀，避免流动前端困气。
3. 阶梯固化：先100°C凝胶，再150°C完全固化，避免气泡产生。
4. SAT检测：超声波扫描显微镜检查填充完整性和分层，不可跳过。
5. 基板预热：对于高粘度CUF产品，基板预热（如100°C）可显著降低有效粘度，改善窄间隙填充效果。
---
八、常见坑与经验教训
坑1：WLCSP误判为需要芯片级Underfill。 WLCSP是die即封装，bump直接做在die上，没有die-to-substrate间隙，不需要芯片级Underfill。误上CUF产线不仅浪费材料，还可能因胶体覆盖焊盘导致良率损失[6]。
坑2：粘度过高导致填充不完全。 CUF粘度若超过5000 cP，在10-50 μm间隙中的毛细流动会不充分，产生空洞。高粘度产品需配合基板预热使用[6]。
坑3：只看Tg不看CTE。 Tg高不代表CTE低，必须两个参数一起评估。CTE失配是翘曲和分层的主要根因[2]。
坑4：Cl⁻只看厂商标称不做实测。 厂商标称值不等于实际批次值，高可靠项目必须做离子色谱（IC）实测[6]。
坑5：板级Underfill和芯片级混用。 6.1芯片级与6.2板级Underfill的粘度、间隙适配和配方完全不同，不可互换[6]。
---
九、应用案例
案例1：汉高LOCTITE ECCOBOND UF 8830S——高纯度高模量CUF标杆，CTE Below Tg 25 ppm/°C，Tg 118°C，粘度22,120 cP。适用于Flip Chip BGA细bump pitch和窄间隙，260°C无铅回流兼容。实际产线中通过基板预热实现窄间隙毛细填充。[4]
案例2：汉高LOCTITE ECCOBOND FP4531——1-part环氧Underfill，粘度10,000 cP，CTE Below Tg 28 ppm/°C，Tg 161°C，快速固化7 min@160°C，通过NASA出气标准。适用于Flip Chip on flex，间隙低至1 mil（约25 μm）。Cl⁻ 20 ppm，高于典型芯片级≤5 ppm要求，适用于对离子纯度要求相对宽松的flex应用。[4]
案例3：Namics与SK海力士共同开发的高导热EMC材料——用于MR-MUF工艺，HBM2E/HBM3/HBM3E/HBM4堆叠封装。HBM2E相较HBM2散热提升36%，Advanced MR-MUF新材料散热性能提升至旧材料的1.6倍，HBM3E（12层）相较HBM3（8层）散热提升10%。[3]
---
FAQ
Q：Flip Chip封装能不能不用Underfill？
A：不能。Flip Chip的凸点间隙仅10-50 μm，没有Underfill填充和保护，热循环应力会直接导致凸点疲劳断裂。正确的Underfill方案可将热疲劳寿命提升10倍以上[2]。
Q：CUF点胶后为什么总有空洞？
A：空洞三大根因是助焊剂残留、基板吸湿、点胶流动前端困气。解决方法：确保基板干燥、选用低粘度产品（或配合基板预热）、优化L型/U型点胶路径、执行阶梯固化（100°C→150°C），最后用SAT验证[2][5]。
Q：MUF会完全替代CUF吗？
A：不会。MUF适合HBM/先进封装大批量生产，但CUF在传统Flip Chip（CPU/GPU单芯片）中仍有最佳热循环性能和数十年可靠性数据，两者按封装类型分野并存[6][5]。
---
参考资料
[1] 36氪，《HBM，撞墙了》，2026-01-16。https://www.36kr.com/p/3641445744611202
[2] PCBSync / IPC J-STD-030，Complete Guide to Underfill Material Selection。https://pcbsync.com/j-std-030/
[3] SK hynix Newsroom，How MR-MUF's Heat Control Breakthrough Elevated HBM to New Heights。https://news.skhynix.com/en/rulebreaker-revolutions-mr-muf-unlocks-hbm-heat-control/
[4] Henkel，LOCTITE ECCOBOND UF 8830S Product Page。https://next.henkel-adhesives.com/us/en/products/compounds-for-electronics/central-pdp.html/loctite-eccobond-uf-8830s/SAP_IB-108897/variation/2017490.html
[5] CAPLINQ，Flip Chip CSP Advanced Packaging。https://www.caplinq.com/semiconductors/advanced-packaging/flip-chip-csp/
[6] 《电子材料选型常识库》条目6.1：芯片级Underfill（内部知识库条目，公开链接待补充）
---