10kV SiC IGBT的Die Attach：烧结银从可选到主流的工艺边界
10kV SiC IGBT的Die Attach：烧结银从可选到主流的工艺边界
▲ 功率芯片Die Attach层剖面示意：从传统焊锡到致密烧结银的材料跃迁（示意图，非真实产品）
在功率半导体封装中，Die Attach材料的选择往往被低估。但在10kV SiC IGBT这样的超高压器件里，连接层的可靠性直接决定了模块能否长期稳定工作。Navitas承担的美国陆军ALATTIS项目——全称"Accelerated, Large-Area, 10 kV SiC IGBT"——把这个问题摆到了台面上。[1]
ALATTIS项目由美国陆军研究实验室（ARL）资助、JETX支持，目标是把Navitas的TAP（沟槽辅助平面，trench-assisted planar）架构从现有的650V-6.5kV SiC MOSFET产品线延伸到超高压国防应用。[1] 项目名称中的"Large-Area"具体含义尚无公开信源确认，但10kV IGBT需要较大面积芯片来承载高电压和高电流，这是由器件物理规律决定的推断。
为什么超高压IGBT的Die Attach趋向烧结银？核心驱动力来自三个维度的约束叠加。第一是温度：SiC器件典型结温可达200-300°C，而传统锡基焊料（如SAC305）的熔点约217°C，在高温工作环境下热疲劳失效风险显著增加。第二是面积：较大面积的芯片对Die Attach层的均匀性和孔隙控制提出更高要求，焊锡层在大面积上更容易出现空洞和不均匀。第三是可靠性：国防应用对热循环寿命的要求远高于消费级，焊锡连接层在温度循环中的蠕变和疲劳是已知失效模式。
烧结银（Sintered Silver）是一种以纳米银颗粒为主要成分的膏状或膜状连接材料，通过低温烧结形成多孔银层实现芯片与基板的高导热、高可靠互连，工作温度可达300°C以上。从性能参数来看，烧结银导热率150-300W/m·K（焊锡约50W/m·K）、剪切强度20-60MPa（焊锡约36MPa）、耐温300°C+（焊锡受熔点限制），三项指标均显著优于焊锡。[2] 比亚迪半导体的工程数据更具说服力：采用纳米银烧结替代传统软钎焊后，SiC功率模块的可靠性寿命提升5倍以上，连接层热阻降低95%。[4]
▲ 无压烧结与加压烧结对比：大面积芯片下加压烧结可获得更致密的银层和更高的可靠性（示意图，非真实产品）
但烧结银不是"万能药"，工艺选择上有明确的边界。常识库给出关键限制：大面积（>100mm²）无压烧结易出现孔隙和分层，通常需加压[根据常识库]。IET论文中的工程数据也印证了这一点——大面积基板的压力辅助银烧结典型参数为260°C/1MPa/1h。[2] 已报道的10kV SiC MOSFET模块中存在无压烧结先例，可作为同类封装逻辑下的旁证，但不宜推广为"大面积无压可行"。
加压烧结与无压烧结的工艺差异体现在多个维度。加压烧结需要专用设备（压力机+加热台），工艺窗口更窄，但可以获得孔隙率<2%的致密银层，剪切强度通常>45MPa。无压烧结工艺更简单、设备成本更低，但大面积应用时孔隙率可能达到5%以上，长期可靠性风险增加。[2] 对于10kV国防级应用，可靠性优先于成本，加压烧结是更稳妥的路径。
▲ 烧结银与焊锡关键性能参数对比，以及不同电压等级下烧结银采用率趋势（数据来源：IET论文、行业技术文献及厂商公开资料）
另一个被低估的技术细节是银-金界面扩散。超高压芯片背面通常为金层（防止氧化、提高可焊性），烧结银中的银原子在高温下会向金层扩散，可能改变界面冶金特性。IET论文中提到，通过控制烧结曲线（如230min@90°C的低温预烧阶段）可以限制银扩散深度。[2] 这个细节对于工艺工程师来说至关重要——烧结曲线不只是"温度到位就行"，而是需要精确控制升温速率和保温时间。
铜基板的表面处理也是关键环节。常识库明确指出：铜基板无镀层保护时，银-铜电化学腐蚀是典型失效模式[根据常识库]。因此铜基板通常需要镀镍/金处理，既防止银-铜界面腐蚀，也为烧结银提供稳定的反应表面。
除了烧结银，金基高温焊料（如AuSn，熔点280°C）在技术上也是存在的替代方案。AuSn的优势是工艺成熟、无需加压设备，但成本显著高于烧结银，且导热率（约60W/m·K）不及烧结银。在成本敏感的商业应用中，AuSn的竞争力有限；但在国防项目中对成本敏感度较低、对工艺成熟度要求较高的场景下，AuSn仍是一个值得了解的备选方案。
从产业案例来看，烧结银在高压SiC模块中的采用率正在快速提升。比亚迪汉EV的SiC功率模块（2020年上市）已采用纳米银烧结+Si₃N₄ AMB陶瓷基板。[4] 东芝2026年9月发布的3300V SiC MOSFET模块（IX800FXF2YMS4）明确采用银烧结键合技术。[5] 智新半导体的1700V SiC MOSFET模块同样采用纳米银烧结+AMB基板，热阻降低25%。[7] Heraeus Electronics的PE 360P烧结银膏在欧洲FastLane项目中表现优异：1500次温度循环后分层率<5%。[6] 这些案例共同勾勒出一个趋势：烧结银正在从"先进选项"变成高压SiC模块的"可靠性导向的主流选择"。
Navitas的10kV项目具体采用何种Die Attach方案尚未公开，但工程约束是确定的——在超高压、大面积、高可靠性的三重约束下，烧结银（尤其是加压烧结）是最符合逻辑的材料路径。对于工程师来说，关键行动是了解大面积加压烧结银的设备和工艺参数，尤其是银-金界面扩散控制；对于技术主管，需要评估烧结银替代焊锡的可靠性收益与成本增量，同时了解AuSn等替代方案；对于采购，Heraeus、Kyocera（CT2700R7S银膏）等供应商已进入供应链视野。
已有量产案例：
比亚迪半导体SiC功率模块（汉EV搭载，2020年上市）——采用纳米银烧结工艺，可靠性寿命提升5倍以上，连接层热阻降低95%，Si₃N₄ AMB陶瓷覆铜基板。来源：https://www.bydmicro.com/cn/news/news-detail/151
东芝IX800FXF2YMS4（3300V SiC MOSFET模块，2026年9月发布）——采用银烧结键合技术，175°C沟道温度额定值，iXPLV封装。来源：https://toshiba.semicon-storage.com/ap-en/company/news/news-topics/2026/09/sic-power-devices-20260924-1.html
Heraeus Electronics PE 360P烧结银膏——用于AMB到铝基板连接，1500次温度循环后分层率<5%。来源：https://www.heraeus-electronics.com/en/news-and-insights/insights/heraeus-electronics-fastlane-blogpost/
（以上为公开案例整理，不构成选型推荐）
参考资料： [1] U.S. Government Selects Navitas to Develop Next-Generation 10 kV SiC Power Semiconductors——GlobeNewswire https://www.globenewswire.com/news-release/2026/09/28/3370264/0/en/u-s-government-selects-navitas-to-develop-next-generation-10-kv-sic-power-semiconductors.html [2] Review and Prospect of 10 kV and Above Silicon Carbide Power Modules Packaging Technologies——IET https://ietresearch.onlinelibrary.wiley.com/doi/10.1049/pel2.70163 [3] 适用于中压电网应用的碳化硅功率模块封装解决方案——电子工程专辑 https://www.eet-china.com/mp/a225737.html [4] 比亚迪半导体碳化硅功率模块先进工艺揭秘——比亚迪半导体 https://www.bydmicro.com/cn/news/news-detail/151 [5] Toshiba Launches 3300V SiC MOSFET Module——东芝 https://toshiba.semicon-storage.com/ap-en/company/news/news-topics/2026/09/sic-power-devices-20260924-1.html [6] FastLane Project: Advancing SiC Power Module Packaging in Europe——Heraeus Electronics https://www.heraeus-electronics.com/en/news-and-insights/insights/heraeus-electronics-fastlane-blogpost/ [7] 智新半导体1700V SiC MOSFET模块正式下线——电子工程专辑 https://www.eet-china.com/mp/a413873.html [8] Navitas推进10kV SiC IGBT——集邦化合物半导体 https://www.cnledw.com/SiC/newsdetail-76923.html