从"缓冲CTE失配"到"综合力学性能再平衡"：玻璃基板给Underfill出的新考题
▲ 玻璃基板封装结构示意图，展示Glass Core层与ABF介质层的层叠关系（示意图，非真实产品）
下一代芯片封装正在换"底座"。英特尔首款Glass Core方案累计投入超10亿美元，在新墨西哥州建设量产基地；台积电CoPoS试产线2026年2月开始接收设备，6月全面建成；三星电机与世宗事业场同步推进玻璃基板试验线，TGV深宽比做到10:1。[1][2][3]
三条路线指向同一个变量：封装基板从有机材料转向玻璃。玻璃的热膨胀系数（CTE）可调至3–9 ppm/°C，接近硅芯片的~4 ppm/°C，而传统有机载板（ABF/BT）的CTE高达17–18 ppm/°C。[4][5] 这意味着，困扰行业多年的CTE失配问题，在玻璃基板时代将大幅缓解。
但基板变了，围着芯片转的封装材料也得重新算账——其中，芯片级底部填充胶（Underfill）的角色可能要重新评估。
有机基板时代，Underfill的"桥梁"角色
Flip Chip封装中，芯片通过焊球倒装到基板上，芯片与基板之间形成10–50μm的间隙。温度变化时，硅芯片（CTE ~4 ppm/°C）和有机基板（CTE 17–18 ppm/°C）以不同速率膨胀收缩，焊球承受巨大剪切应力，极易疲劳断裂。
芯片级底部填充胶：一种低粘度环氧树脂基胶粘剂，通过毛细作用填充芯片与基板之间的微细间隙，将芯片、焊球和基板耦合成统一的力学系统，从而分散热应力、延长焊球寿命。
在这个体系里，Underfill的CTE（20–40 ppm/°C）介于硅和有机基板之间，起"缓冲桥梁"作用。同时，它的模量（5–15 GPa）和Tg（100–180°C）也需要精细平衡——模量太低则应力分散不足，模量太高则应力会转移到脆弱的low-k介质层；Tg太低则高温下软化失效，Tg太高则模量往往同步升高，翘曲风险加大。[6]
NAMICS在一篇技术文章中指出："调整模量和Tg并不能消除应力，只是重新分配它。而翘曲，就是这种重新分配的物理表现。"[7]
▲ CTE对比示意图：硅芯片（\~4 ppm/°C）、有机基板（17-18 ppm/°C）、玻璃基板（3-9 ppm/°C）（示意图，非真实产品）
玻璃基板来了，Underfill的"考题"换了
玻璃基板CTE接近硅后，芯片-基板之间的CTE失配大幅缩小，Underfill的CTE缓冲功能相对减弱。但这不等于Underfill变得不重要——应力分配的格局变了，考题也换了。
第一，玻璃模量极高（~70 GPa），应力分布模式完全不同。 有机基板模量低（~20 GPa），变形主要由基板"吸收"；玻璃基板几乎不变形，应力会更多传递到芯片侧和界面层。Underfill需要重新设计模量和Tg的平衡点，以适应新的应力分布。
第二，低模量Underfill可能更适合玻璃基板。 玻璃基板几乎不翘曲，Underfill不需要像有机基板时代那样承担大量"拉平"变形的任务。较低模量的Underfill可以减少对芯片low-k介质层的应力集中，但前提是对玻璃的附着力足够强——目前这一数据尚待行业积累。
第三，固化温度窗口大幅放宽。 有机基板耐温有限（通常<250°C），限制了Underfill的固化温度选择；玻璃基板耐温>500°C，理论上可以采用更高Tg的配方而不受基板限制，为优化高温可靠性提供了新空间。[5]
第四，玻璃表面平整度达到纳米级，理论上有利于Underfill的毛细填充。 但玻璃表面化学特性（高表面能、Si-OH基团丰富）与有机基板不同，Underfill的流动行为和润湿角可能发生变化，需要重新验证。
现有产品线怎么选？
当前市面上已有的Flip Chip Underfill产品，虽未专门针对玻璃基板优化，但部分参数方向已具备适配潜力：
汉高LOCTITE ECCOBOND UF 9000AG：填料含量72%，Tg 135°C/160°C，CTE 19ppm，粘度11,930 mPa·s，明确针对Flip Chip BGA和Cu pillar封装，低翘曲、260°C回流稳定。[8]
NAMICS U8410-73C：粘度50Pa·s，Tg 88°C，模量11.5GPa，CTE 31ppm，用于low-K、Cu-pillar和Pb-free bumps的Flip Chip Underfill。[9]
汉思新材料HS711：支持台积电CoWoS等2.5D先进封装，在某国际大厂40mm×40mm大尺寸芯片封装中实现零空洞填充，通过3000次温度循环测试。[10]
需要注意的是，上述产品的性能数据均以有机基板为测试平台，玻璃基板上的附着力、长期可靠性数据尚待补充。行业共识是：不要直接沿用有机基板的选型经验。
▲ Flip Chip封装中的Underfill点胶工艺场景（示意图）
趋势判断与行动建议
玻璃基板产业化时间表日趋清晰——SEMI判断2028年前后少量高性能应用开始导入，2030年渗透率有望达到三成。[3] 在这个过渡期，Underfill不会消失，但配方验证的逻辑需要更新：
CTE指标权重下降，模量-Tg-附着力的综合平衡权重上升
低模量方向可能是趋势，但需配套验证玻璃附着力
固化温度窗口放宽，为更高Tg配方提供了可行性
目前没有任何厂商公开宣布"玻璃基板专用Underfill"，市场仍处于早期验证阶段
对于材料工程师而言，最务实的做法是：关注英特尔、台积电的玻璃基板封装公开测试数据，跟踪NAMICS、汉高、汉思等厂商的适配产品线进展，同时在自己的验证体系中预留玻璃基板平台的测试条件。
玻璃基板不是Underfill的终结者，而是给Underfill出了一套新考题。
已有量产案例：
NAMICS U8410-73C（Flip Chip Underfill，用于low-K/Cu-pillar）—— https://www.namics.co.jp/en/products/underfill-flipchip/
汉思新材料HS711（支持CoWoS等2.5D先进封装，零空洞填充）—— http://www.hanstars.cn/show-19-475.html
汉高LOCTITE ECCOBOND UF 9000AG（Flip Chip BGA/Cu pillar，低翘曲）—— https://next.henkel-adhesives.com/my/en/products/compounds-for-electronics/central-pdp.html/loctite-eccobond-uf-9000ag/SAP_IB-123260.html
常见问题（FAQ）：
Q：玻璃基板时代还需要Underfill吗？
A：需要。Flip Chip封装仍有die-to-substrate间隙，Underfill仍是焊球保护的必需材料。只是CTE缓冲功能减弱，综合力学性能平衡成为新焦点。
Q：现有有机基板用的Underfill能直接用于玻璃基板吗？
A：不建议直接沿用。玻璃表面化学特性不同，附着力数据尚待验证；同时玻璃高模量改变了应力分布，模量-Tg平衡可能需要调整。
Q：什么场景不需要芯片级Underfill？
A：WLCSP（晶圆级封装）无die-to-substrate间隙，Wire Bond封装无Flip Chip凸点，这两种场景不需要芯片级Underfill。
???? [查看Underfill材料参数对比表] [收藏本文] · [转发给同事]
参考资料：
[1] 经济观察网，《火爆的玻璃基板：离真正落地还有多远？》，https://www.eeo.com.cn/2026/0616/916999.shtml
[2] 新浪财经，《先进封装向上，玻璃基板的兑现顺序见真章》，https://cj.sina.com.cn/articles/view/1850649324/6e4eaaec02002jlhe
[3] 36氪，《玻璃封装，真的要来了》，https://m.36kr.com/p/3908938912044166
[4] NAMICS Corporation, Understanding Stress in Underfills, https://namics-corp.com/understanding-stress-in-underfills-balancing-warpage-cte-tg-and-modulus-in-advanced-semiconductor-packaging/
[5] 台积电法人说明会/股东会公开数据（封装面积规划）
[6] 常识库条目6.1：芯片级底部填充胶
[7] NAMICS Corporation, Understanding Stress in Underfills
[8] Henkel Adhesives, LOCTITE ECCOBOND UF 9000AG产品页
[9] NAMICS, Underfill for Flip Chip产品页
[10] 汉思新材料，底部填充胶在先进封装中的可靠性提升研究