混合键合的介电层之争：SiO₂ vs PI/PBO，国产产线该跟哪条路？
▲ 混合键合介电层概念图（示意图，非真实产品）
北方华创4.05亿元收购诺合键维、中微增资青禾晶元、拓荆科技混合键合设备批量出货——三大本土设备商同步加码混合键合。设备层面的国产替代正在加速，但产线落地后，一个更基础的问题摆在材料工程师面前：混合键合表面的介电层，到底该用什么材料？
混合键合（Hybrid Bonding）——用铜-铜直接键合 + 介电层-介电层熔融键合实现<1μm互连pitch的先进封装工艺——对表面介电层的要求极为苛刻。介电层不仅要绝缘，还要与铜一起经历CMP平坦化、等离子体活化、高精度对准键合等工序。介电层材料的每一个参数——介电常数、固化温度、表面粗糙度、与铜的CTE匹配——都直接影响最终良率。
产业界的主流答案是SiO₂/SiCN。TSMC的SoIC、Intel的3.5D堆叠、各大存储厂商的NAND Flash堆叠，都采用无机介电层方案。SiO₂的优势是工艺成熟、表面可控、键合强度高，已在大规模量产中验证。但它的代价也很明显：需要>300°C的高温键合，且对CMP后的表面粗糙度要求达到亚纳米级——工艺窗口极窄，设备和材料成本都被推高。
▲ SiO₂与PI介电层在混合键合中的对比示意图（示意图，非真实产品）
学术研究正在探索另一条路：有机介电层。
PI（聚酰亚胺）：一种具有优异耐热性和机械性能的芳香族高分子材料，在晶圆级封装中广泛用作RDL介电层。学术研究显示，PI用于混合键合介电层具有几个潜在优势：流动性可以填充微观间隙，高延伸率能够吸收机械应力，降低整体翘曲[1]。但PI-PI键合界面的键合强度评估比SiO₂复杂得多——实验表明，塑性变形会导致约2.51%的键合强度偏差，需要更精细的力学模型来描述裂纹行为[1]。
PBO（聚苯并恶唑）具有光敏性，可以简化光刻-刻蚀工艺流程，适合RDL应用。其固化温度（180-250°C）低于PI（200-350°C），介电常数（2.6-3.2）也略低。BCB（苯并环丁烯）的介电常数低至2.6，在高频应用场景中具有优势。
▲ 混合键合候选介电材料介电常数对比（数据来源：常识库/学术论文）
但学术研究离产业应用还有一段距离。目前混合键合表面有机介电层仍处于研究阶段，产业主流仍采用SiO₂/SiCN。对国产产线来说，这意味着一个现实的选择困境：跟SiO₂路线，工艺成熟但成本高；试PI路线，有潜力但风险大。
工艺层面的挑战同样不容忽视。介电层CMP后的表面粗糙度必须控制在亚纳米级——这是无论SiO₂还是PI都要面对的硬指标。等离子体活化后，表面的OH基团会在数分钟内衰减，queue time控制极为关键。有机介电层还需要考虑与铜回刻的协同工艺——铜回刻通常只有2-4nm，需要亚纳米级精度控制。
国产设备商入局混合键合，可能带动有机介电层的早期验证需求——但这只是一个"可能"。具体国产产线采用何种介电层，取决于客户工艺路线，目前公开信息不足。
对材料工程师来说，务实的策略是分两条线走：量产项目跟SiO₂，验证项目可以小批量试PI/PBO，但不要把论文数据直接搬进产线。
已有量产案例：
HD MicroSystems PI/PBO系列 —— 晶圆级封装RDL介电层主流供应商，提供光敏和非光敏PI/PBO，广泛用于先进封装RDL应用。注：目前混合键合表面有机介电层仍处于学术研究阶段，暂无公开的具体材料产品案例应用于混合键合表面介电层。
常见问题（FAQ）：
Q：混合键合表面的介电层选SiO₂还是PI？
A：量产跟SiO₂，验证可以试PI。SiO₂已用于CMOS图像传感器和NAND Flash堆叠，工艺最成熟；PI在学术研究层面已验证键合可行性，但产业应用仍待验证。
Q：有机介电层在混合键合中的可靠性数据够吗？
A：不够。目前PI-PI键合的学术研究已验证可行性，但塑性变形对键合强度的影响（约2.51%偏差）仍需更多数据支撑，尚无大规模量产案例。
Q：什么场景不适合用有机介电层？
A：大功率器件（>100W）、高温>200°C长期工作、成本极度敏感的低端芯片，以及引脚数极少（<20）的简单芯片。
???? [查看介电材料参数对比表] [收藏本文] · [转发给同事]
参考资料：
[1] PI-PI混合键合学术论文，https://www.proquest.com/docview/3345792222?pq-origsite=primo
[2] 混合键合专利WO2026111946A1，https://www.patsnap.com/eureka/
[3] 触发事件原文，https://mp.weixin.qq.com/s?\_\_biz=Mzg2NDgzNTQ4MA==&mid=2247836036&idx=2&sn=885f774dc17c3c05f89534b57037a15a